



HK32ALG31 数据手册

版本：1.2

发布日期：2022-08-16

深圳市航顺芯片技术研发有限公司

<http://www.hsxp-hk.com>

前言

编写目的

本文档介绍了 HK32ALG31 系列芯片的结构框图、存储器映射、外设接口、电气特性、引脚封装等，旨在帮助用户快速了解其芯片的特点及功能。

读者对象

本文适用于以下读者：

- 开发工程师
- 芯片测试工程师
- 芯片选型工程师

版本说明

本文档对应的产品为 HK32ALG31 系列芯片。

修订记录

版本	日期	修订内容
1.0.0	2020/07/23	初始版本
1.0.1	2020/07/31	修改回流焊接温升曲线和缩略语页的型号为 HK32ALG31
1.1	2022/07/08	1. 调整文档格式，补充一些缺失的电气参数表格。 2. 更新了 ESD 测试值。 3. 修改了芯片型号名中的“7”改成“6”，工作温度也做了相应改动。
1.2	2022/08/16	更正了 TIM1 支持 DMA 请求的错误描述。（本系列芯片不支持 DMA 功能）。

目 录

1 简介	1
2 产品概述.....	2
2.1 产品特性	2
2.2 器件一览表	4
3 功能介绍.....	5
3.1 结构框图	5
3.2 存储器映射	5
3.3 存储器	6
3.3.1 Flash.....	6
3.3.2 内置 SRAM.....	6
3.4 供电方案	6
3.5 电源监控器	7
3.6 低功耗模式	7
3.7 复位.....	7
3.7.1 系统复位.....	7
3.7.2 电源复位.....	8
3.8 时钟和时钟树	8
3.9 SYSCFG	9
3.10 GPIO	9
3.11 中断与事件.....	9
3.11.1 NVIC.....	9
3.11.2 EXTI	11
3.12 ADC.....	11
3.12.1 温度传感器	11
3.12.2 内部参考电压	11
3.13 DAC.....	11
3.14 可配置逻辑单元（CLU）	12
3.15 定时器	12
3.15.1 高级定时器	12
3.15.2 System Tick 定时器	12

3.16 窗口看门狗（WWDG）	12
3.17 通用同步/异步收发器（USART）	13
3.18 I2C 总线	13
3.19 96 位 UID	14
3.20 调试接口	14
4 电气性能指标	15
4.1 最大绝对额定值	15
4.1.1 极限电压特性	15
4.1.2 极限电流特性	15
4.1.3 极限温度特性	15
4.2 工作参数	16
4.2.1 推荐工作条件	16
4.2.2 复位	16
4.2.3 上/下电复位特性	16
4.2.4 内部参考电压	16
4.2.5 工作电流特性	16
4.2.6 外部快速（HSE）时钟特性	17
4.2.7 内部快速（HSI）时钟特性	18
4.2.8 Flash 存储器特性	18
4.2.9 IO 输入引脚特性	19
4.2.10 IO 输出引脚特性	19
4.2.11 NRST 复位管脚特性	20
4.2.12 TIM 计数器特性	20
4.2.13 ADC 特性	20
4.2.14 DAC 特性	22
4.2.15 温度传感器特性	23
5 引脚定义	24
5.1 QFN32 封装	24
5.2 QFN28 封装	25
5.3 QFN24 封装	26
5.4 各封装的引脚定义	26

5.5 引脚复用（AF）功能表	30
6 封装参数.....	31
6.1 QFN32 封装.....	31
6.2 QFN28 封装.....	32
6.3 QFN24 封装.....	33
7 订货信息.....	36
8 缩略语与术语	37
9 重要提示.....	39

1 简介

本文档为 HK32ALG31 系列芯片的数据手册。HK32ALG31 芯片是由深圳市航顺芯片技术研发有限公司研发的专用型超低功耗 MCU 芯片，包括以下型号：

- HK32ALG31K8U6
- HK32ALG31G8U6
- HK32ALG31E8U6

用户可以查看《HK32ALG31 用户手册》，进一步了解这个系列 MCU 的功能。

2 产品概述

HK32ALG31 使用 ARM®Cortex®-M0 内核，最高工作频率 56MHz，内置 64Kbyte Flash 和 4Kbyte SRAM。

HK32ALG31 支持传统的 Flash 读写保护，通过 Flash 控制器的寄存器配置，可实现中断向量在 64K-Byte 空间内的重映射。支持航顺自研专利的 Flash 代码加密。

HK32ALG31 内置多种通信接口：1 路 USART 和 1 路高速 I2C。

HK32ALG31 内置 1 个 16 位高级定时器（共 4 路 PWM 输出，其中 3 路带死区互补输出）和 1 个 24 位系统滴嗒定时器。

HK32ALG31 内置的模拟电路包括：1 个 12 位 ADC（10 通道，包括 8 个外部通道和 2 个内部通道）、2 个 DAC、1 个上电/掉电复位电路（POR/PDR）、1 个温度传感器和 1 个内部参考电压（供片内 ADC 采样）。

HK32ALG31 还集成了可配置逻辑单元（CLU），提高了软件处理能力和快速响应外部事件的能力。

HK32ALG31 除电源、地、NRST 以外的所有引脚都可以作为 GPIO、外设 IO 或外部中断输入；在引脚数量受限应用场景中，提供尽可能多的引脚数量。

HK32ALG31 支持多种低功耗模式，具有睡眠（Sleep）模式和停机（Stop）模式。

由于拥有丰富的外设配置，可适用于多种应用场景：

- 光模块
- 玩具产品
- 家用电器
- 智能家居
- 物联网终端

2.1 产品特性

- CPU 内核
 - ARM®Cortex®-M0
 - 最高时钟频率：56MHz
 - 24 位 System Tick 定时器
 - 支持中断向量重映射（通过 Flash 控制器的寄存器配置）
- 工作电压范围
 - 单电源域（V_{DD}）：2.0V~5.5V
- 工作温度范围：-40℃~+85℃
- 典型工作电流
 - 运行（Run）模式：约 4mA@56MHz
 - 睡眠（Sleep）模式：约 690μA@32.768kHz
 - 停机（Stop）模式：约 7μA@3.3V
- 存储器
 - 64Kbyte Flash
 - CPU 主频不高于 24MHz 时，支持 0 等待总线周期访问 Flash。
 - Flash 具有数据安全保护功能，可分别设置读保护和写保护。
 - 支持 Flash 存储的指令和数据加密，可防止 Flash 内容受到物理攻击。

- 4Kbyte SRAM
- 时钟
 - 外部高速时钟（HSE）：4~32MHz
 - 片内高速时钟：56MHz（HSI56）/14MHz（HSI14）/8MHz（HSI）
 - GPIO 外部输入时钟：56MHz（最大值）
- 复位
 - NRST 引脚上的外部复位
 - 窗口看门狗复位（WWDG 复位）
 - 软件复位（SW 复位）
 - 电源复位（上电/掉电复位）
 - 低功耗管理复位
 - 选项字节装载器复位
- GPIO 端口
 - 最多支持 28 个 GPIO 端口
- 数据通信接口
 - 1 路 USART
 - RX/TX 引脚位置可通过软件互换
 - 在停机模式（Stop）下，支持数据接收唤醒
 - 1 路 I2C
 - 1MHz/400kHz/100kHz 传输速率
 - 在停机模式（Stop）下，支持数据接收唤醒
- 定时器
 - 1 个 16 位高级定时器（TIM1）
 - 4 路 PWM 输出，其中 3 路带死区互补输出和刹车功能
- 4 个可编程逻辑单元（CLU）
 - 每个 CLU 具有和内部逻辑直连的引脚，可触发多个片上资源
 - CLU 支持不同的组合逻辑功能
- 片内模拟电路
 - 1 个 12 位 SAR ADC（最多 10 路模拟信号输入通道）
 - 最高转换频率：1MSPS（12 位）
 - 支持差分对输入
 - 支持自动连续转换、扫描转换功能
 - 内部参考电压
 - 温度传感器
 - 模拟输出连接到 ADC 的独立通道
 - 2 个 12 位 DAC
- 96 位芯片 UID 标识
 - 用作序列号和安全密钥
 - 激活安全自举过程

- CPU 跟踪与调试
 - SWD 调试接口
 - ARM®CoreSight™ 调试组件（ROM-Table、DWT 和 BPU）
 - 自定义 DBGMCU 调试控制器（低功耗模式仿真控制、调试外设时钟控制、调试及跟踪接口分配）
- 可靠性
 - 通过 HBM2000V/CDM1250V/LU(+70mA,-100mA)等级测试。

2.2 器件一览表

表 2-1 HK32ALG31 系列芯片特性

产品特性		HK32ALG31K8U6	HK32ALG31G8U6	HK32ALG31E8U6
GPIO		28	25	21
封装		QFN32	QFN28	QFN24
工作电压		2.0V~5.5V		
工作温度		-40°C~+85°C		
存储器	Flash（Kbyte）	64		
	SRAM（Kbyte）	4		
CPU	内核	Cortex®-M0		
	工作频率	56MHz		
时钟	内部 HSI	可配置为 8MHz/14MHz/56MHz		
	外部 HSE	4~32MHz		
	GPIO 外部时钟	56MHz（最大值）		
定时器	高级定时器	1 个（16 位）：TIM1		
	System Tick 定时器	1		
	窗口看门狗（WWDG）	1		
外设通讯	USART	1		
	I2C	1		
可编程逻辑单元（CLU）		4		
ADC	ADC 个数（通道数）	1（10 通道，包括 8 个外部通道和 2 个内部通道）		
	基准选择	内部参考电压		
	ADC 采样速率	1MSPS（12 位）		
	ADC 精度	12 位		
温度传感器		1		
DAC 个数		2		
信息安全	96 位 UID	1		

3 功能介绍

3.1 结构框图

HK32ALG31 内部集成高达 64Kbyte 的 Flash，用于存放程序和数据。

ARM®Cortex®-M0 处理器是最新一代的嵌入式 32 位 RISC 处理器，它是一个低成本、超低功耗的 MCU 平台，同时提供卓越的计算性能和先进的中断系统响应。HK32ALG31 拥有内置的 Cortex®-M0 核心，因此它与所有的 ARM 工具和软件兼容。

以 HK32ALG31K8U6 为例，HK32ALG31 的功能框图如下：




图 3-1 HK32ALG31K8U6 功能框图

3.2 存储器映射

以 HK32ALG31K8U6 为例，HK32ALG31 的存储器映射如下：




图 3-2 HK32ALG31K8U6 存储器映射

3.3 存储器

3.3.1 Flash

芯片内部集成高达 64Kbyte 的 Flash，用于存放程序和数据。

通过 Flash 控制器的寄存器配置，可实现中断向量在 64Kbyte 空间内的重映射。

3.3.2 内置 SRAM

芯片内部集成 4Kbyte SRAM，支持字、半字和字节读写访问。CPU 能以零等待周期进行快速读写访问，能够满足大多数应用的需求。

3.4 供电方案

- $V_{DD}=2.0\sim5.5V$: 外部单电源供电（无 V_{BAT} ），为芯片的数字电路、I/O 引脚和内部电压调节器供电。
- $V_{DDA}=2.0\sim5.5V$: 外部模拟供电，为 ADC、DAC、RC 振荡器等模拟电路供电。

3.5 电源监控器

芯片内部集成了上电复位（POR）/掉电复位（PDR）电路。POR/PDR 保证内部逻辑正常上电。当 V_{DD} 低于 POR/PDR 阈值时，器件于复位状态，而不必使用外部复位电路。

3.6 低功耗模式

器件支持两种功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

- 睡眠（Sleep）模式：只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。
- 停机（Stop）模式：在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式下，所有内部时钟（HSI 和 HSE）被关闭。可以通过任一配置成 EXTI 的信号把 MCU 从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一。

3.7 复位

3.7.1 系统复位

除了时钟控制器的 RCC_CSR 寄存器中的复位标志位和备份寄存器以外，系统复位将复位所有寄存器至它们的复位状态。用户可通过查看 RCC_CSR 控制状态寄存器中的复位状态标志位识别复位事件来源。




图 3-3 复位信号

当发生以下任一事件时，将产生一个系统复位：

- NRST 引脚上的低电平（外部复位）
- 窗口看门狗计数终止（WWDG 复位）
- 软件复位（SW 复位）：通过将 Cortex®-M0 中断使能和复位控制寄存器中的 SYSRESETREQ 位置‘1’，可实现软件复位。
- 电源复位（上电/掉电复位）
- 低功耗管理复位
- 选项字节装载器复位

复位源将最终作用于 NRST 引脚，并在复位过程中保持低电平。复位入口矢量被固定在地址 0x0000 0004。芯片内部的复位信号会在 NRST 引脚上输出。脉冲发生器保证每一个内部复位源都能有至少 40μs 的脉冲延时。当 NRST 引脚被拉低产生外部复位时，它将产生复位脉冲。

3.7.2 电源复位

当以下任一事件发生时，会产生电源复位：

- 上电/掉电复位 (POR/PDR)
- 从停机模式中返回

HK32ALG31 内部集成了上电复位 (POR)/掉电复位 (PDR) 电路。该电路始终处于工作状态, 以保证系统在供电超过 POR/PDR 阈值时正常工作。当 V_{DD} 小于 POR/PDR 阈值时, MCU 将被复位, 无需使用外部复位电路。

3.8 时钟和时钟树




图 3-4 时钟树

如上图所示，HSI 和 HSI14 来源于同一个输出频率 56MHz 的内部振荡器。因此，使用 HSI 或 HSI14 时钟时，不能将另外一个时钟源关闭以降低功耗。

HK32ALG31 在启动时选择系统时钟 (SYSCLK) 作为 CPU 工作时钟。内部振荡器输出的 56MHz 时钟经过 7 分频后的时钟 (HSI) 作为芯片上电后的默认系统时钟。

为系统时钟提供了更多的时钟源，也为客户提供了轻便、灵活、多样的工作模式，以下时钟均可作为系统时钟：

- 外部高速时钟（HSE）：4~32MHz
- 片内高速时钟：56MHz（HSI56）/14MHz（HSI14）/8MHz（HSI）
- GPIO 外部输入时钟：56MHz（最大值）

AHB 总线的最高时钟频率可达 56MHz。APB 域的最高时钟频率可达 56MHz。

时钟安全系统可以监测 HSE 和 HSI 的故障，并在检测到故障时切换时钟源。

3.9 SYSCFG

芯片有一组配置寄存器，系统配置控制器的主要功能如下：

- 在部分 IO 口上启用或禁用 I2C1 超快速模式（Fast Mode Plus）。
- 重映射存储器到代码起始区域。
- 管理连接到 GPIO 口的外部中断。
- 管理系统的可靠性特性。

3.10 GPIO

每个 GPIO 引脚都可以由软件配置成输出（推挽或开漏）、输入（浮空、上拉或下拉）或其它的外设功能端口。多数 GPIO 引脚都与数字或模拟的外设共用。所有的 GPIO 引脚都有大电流通过能力。在需要的情况下，I/O 引脚的外设功能可以通过一个特定的操作锁定，以避免意外情况下发生对 I/O 寄存器的写操作。

3.11 中断与事件

3.11.1 NVIC

HK32ALG31 内置嵌套向量中断控制器（NVIC），能够处理多达 32 个可屏蔽中断通道（不包括 16 个 Cortex®-M0 的中断线）和 4 个中断优先级。该模块以最小的中断延迟提供灵活的中断管理功能。

- 紧耦合的 NVIC 能够实现低延迟的中断响应处理。
- 中断向量入口地址直接进入内核。
- 允许中断的早期处理。
- 处理晚到的较高优先级中断。
- 支持中断尾部链接功能。
- 自动保存处理器状态。
- 中断返回时自动恢复，无需额外指令开销。

表 3-1 NVIC 表

位置	优先级	名称	描述	地址
-	-	-	保留	0x0000 0000
-	-3	固定	Reset	0x0000 0004
-	-2	固定	NMI (Non-maskable interrupt)	0x0000 0008
-	-1	固定	HardFault	0x0000 000C
-	3	可配置	SVCall (System service call via SWI instruction)	0x0000 002C
-	5	可配置	PendSV (Pendable request for system service)	0x0000 0038
-	6	可配置	SysTick (System tick timer)	0x0000 003C
0	7	可配置	WWDG (Window Watchdog interrupt)	0x0000 0040
1	8	-	保留	0x0000 0044
2	9	-	保留	0x0000 0048
3	10	可配置	Flash	0x0000 004C

位置	优先级		名称	描述	地址
				(Flash global interrupt)	
4	11	可配置	RCC	RCC 全局中断 (RCC global interrupt)	0x0000 0050
5	12	可配置	EXTI0_1	EXTI 线[1:0]中断 (EXTI0 interrupt)	0x0000 0054
6	13	可配置	EXTI2_3	EXTI 线[3:2]中断 (EXTI1 interrupt)	0x0000 0058
7	14	可配置	EXTI4_15	EXTI 线[15:4]中断 (EXTI2 interrupt)	0x0000 005C
8	15	可配置	CLU0	可配置逻辑单元 0 输出中断 (EXTI17) (CLU0 output interrupt, EXTI17)	0x0000 0060
9	16	-	-	保留	0x0000 0064
10	17	-	-	保留	0x0000 0068
11	18	-	-	保留	0x0000 006C
12	19	可配置	ADC	ADC 中断 (ADC interrupt)	0x0000 0070
13	20	可配置	TIM1_BRK_ UP_TRG_C OM	TIM1 刹车/更新/触发/COM 中断 (TIM1 break, update, trigger and commutation interrupt)	0x0000 0074
14	21	可配置	TIM1_CC	TIM1 捕获/比较中断 (TIM1 Capture/Compare interrupt)	0x0000 0078
15	22	-	-	保留	0x0000 007C
16	23			保留	0x0000 0080
17	24	-	-	保留	0x0000 0084
18	25	可配置	CLU1	可配置逻辑单元 1 输出中断 (EXTI18) (CLU1 output interrupt, EXTI18)	0x0000 0088
19	26	-	-	保留	0x0000 008C
20	27	-	-	保留	0x0000 0090
21	28	-	-	保留	0x0000 0094
22	29	-	-	保留	0x0000 0098
23	30	可配置	I2C1	I2C1 全局中断 (和 EXTI 线 23 共用) (I2C1 global interrupt, combined with EXTI23)	0x0000 009C
24	31	-	-	保留	0x0000 00A0
25	32	-	-	保留	0x0000 00A4
26	33	-	-	保留	0x0000 00A8
27	34	可配置	USART1	USART1 全局中断 (和 EXTI 线 25 共用) (USART1 global interrupt, combined with EXTI25)	0x0000 00AC
28	35	-	-	保留	0x0000 00B0
29	36	可配置	CLU2	可配置逻辑单元 2 输出中断 (EXTI19) (CLU2 output interrupt, EXTI19)	0x0000 00B4
30	37	可配置	CLU3	可配置逻辑单元 3 输出中断 (EXTI20) (CLU3 output interrupt, EXTI20)	0x0000 00B8
31	38	-	-	保留	0x0000 00BC

3.11.2 EXTI

扩展中断及事件控制器（EXTI）负责管理内、外异步中断和事件：向 CPU 输出事件请求，向中断控制器输出中断请求，向电源管理模块输出唤醒请求。

根据中断/事件触发沿是否可配置，可将 EXTI 分为两类：触发沿可配 EXTI（简称可配 EXTI）和触发沿固定 EXTI（简称固定 EXTI）。固定 EXTI 采用上升沿触发，仅工作在停止模式，用于从停止模式唤醒内核。

- 支持多达 32 个事件/中断请求
 - 20 根可配置 EXTI 线
 - 触发沿上升沿或下降沿可选
 - 有专用的中断状态位标记
 - 可通过软件方式触发中断、事件
 - 2 根固定 EXTI 线
- 每根中断/事件线都可单独被触发和屏蔽。
- 检测脉冲宽度低于 APB2 时钟宽度的外部信号。

3.12 ADC

内置 1 个 12 位的模拟/数字转换器（ADC）模块，通过硬件过采样扩展到 16 位，具有多达 8 个外部通道和 2 个内部通道。各种不同通道的 A/D 转换可在单次、连续、扫描或不连续采样模式下进行。ADC 在所有采用频率下的功耗都很低。

- ADC 时钟频率可独立于 CPU 时钟频率，即使在 CPU 速度较低的情况下，也允许最大采样速率 1MSPS。
- 支持自动关机功能，通过在有源转换之外的阶段将 ADC 关机来降低功耗。
- ADC 在供电电压降至 MCU 最低正常工作电压时，仍能正常工作。
- 高级控制定时器（TIM1）产生的事件可在内部连接到 ADC 的启动触发器，应用程序能定时触发 A/D 转换。
- 支持差分输入模式，序号相连的偶数通道和奇数通道互相组成差分输入，如 AIN8 和 AIN9。

3.12.1 温度传感器

温度传感器可以用来测量器件周围的温度。

3.12.2 内部参考电压

内部参考电压（V_{REFINT}）为 ADC 提供了一个稳定的（带隙基准）电压输出。

3.13 DAC

内置两个 12 位电压输出带缓冲数模转换器（DAC），可用于将数字信号转换为模拟电压信号输出。

每个 DAC 的特性如下：

- 一个数据保存寄存器
- 12 位模式下的左或右数据对齐
- 生成噪声波
- 生成三角波
- 通过外部触发信号进行转换

3.14 可配置逻辑单元（CLU）

HK32ALG31 内部集成了一个可配置逻辑模块。

- 四个可配置逻辑单元（CLU），具有直接引脚和内部逻辑连接。
- 每个单元支持上千个不同的组合逻辑功能（AND、OR、XOR、多路复用等），并包括一个用于同步操作的时钟触发器。
- 支持同步或异步操作。
- 可以级联在一起以执行更复杂的逻辑功能。
- 可以与 USART 串行外设或定时器配合使用。
- 可用于同步和触发多个片上资源（ADC、DAC、定时器等）。
- 异步输出可用于从低功耗状态唤醒。

3.15 定时器

HK32ALG31 包括一个高级控制定时器。定时器功能定义如下表所示。

表 3-2 定时器功能定义

类型	定时器名称	计数器分辨率	计数器类型	预分频系数	DMA 请求	紧急刹车输入	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	递增、递减、递增/递减	1~65536	不支持	支持	4	3

3.15.1 高级定时器

HK32ALG31 集成一个高级定时器 TIM1。

TIM1 高级定时器可以当作具有 6 个通道的三相 PWM 发生器，还可以当作完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生 PWM（边沿或中央对齐模式）
- 单脉冲输出
- 互补 PWM 输出（带程序可控的死区插入功能）

高级定时器配置为 16 位基本定时器时，它与基本定时器具有相同的功能。配置为 16 位 PWM 发生器时，高级定时器具有全调制能力（0~100%）。

在调试模式下，计数器可以被冻结。

3.15.2 System Tick 定时器

System Tick 定时器专用于操作系统，可作为一个标准的递减计数器。它具有以下特性。

- 24 位的递减计数器
- 重加载功能
- 当计数器为 0 时，能产生一个可屏蔽中断
- 可编程时钟源

3.16 窗口看门狗（WWDG）

窗口看门狗内部带一个 7 位的递减计数器。该计数器可设置成自由运行模式，或作为看门狗用于系

统崩溃时复位整个系统。窗口看门狗由主时钟驱动，具有早期预警中断功能。在调试模式，该计数器可以被冻结。

3.17 通用同步/异步收发器（USART）

器件内置有 1 个通用同步/异步收发器（USART1），其通信速率高达 7Mbit/s。它提供了对 CTS、RTS、RS485DE 信号、多处理器通信模式、主同步通信和单线半双工通信模式的硬件管理。还支持智能卡通信（ISO7816）、IrDA SIR ENDEC、LIN 主/从能力、自动波特率特性，具有与 CPU 时钟独立的时钟域，可从停机模式唤醒 MCU。

表 3-3 USART 特性

USART 模式/特性	USART1
数据字长	7/8/9 位
多处理器通信	支持
同步模式	支持
单线半双工通信	支持
双时钟域和从停机模式唤醒	支持
自动波特率检测	支持
Modbus 通信	支持
RS232 硬件流控制	支持
RS485 驱动器使能	支持
IrDA SIR ENDEC 模块	支持
LIN 模式	支持
智能卡模式	支持

3.18 I2C 总线

HK32ALG31 拥有 1 个 I2C 总线接口，能够工作于多主和从模式，支持标准模式（最高 100kbit/s）、快速模式（最高 400kbit/s）和超快速模式（最高 1Mbit/s），有 15mA 输出驱动。

I2C 提供了 SMBUS2.0 和 PMBUS1.1 的硬件支持：ARP 能力、主机通知协议、硬件 CRC（PEC）生成/验证、超时验证、ALERT 协议管理。

I2C 还有一个独立于 CPU 时钟域的时钟，这样 I2C 可在地址匹配时从停机模式唤醒 MCU。

表 3-4 I2C 特性

I2C 特性	I2C1
主/从模式	支持
多主机模式	支持
标准/快速/超快速模式	支持
7/10 位寻址模式	支持
广播呼叫	支持
事件管理	支持
时钟延展	支持
软件复位	支持
数字和模拟滤波器	支持
SMBUS2.0	支持
PMBUS1.1	支持

I2C 特性	I2C1
独立时钟	支持
从停机（Stop）模式唤醒	支持

3.19 96 位 UID

96 位的产品唯一身份标识（UID）所提供的参考号码对于任意一颗芯片，在任何情况下都是唯一的。用户不能修改这个身份标识。按照不同的用法，该 96 位 UID 可以以字节（8 位）、半字（16 位）或者全字（32 位）为单位进行读取。96 位 UID 适合于：

- 用来作为序列号（例如一些终端应用）。
- 用来作为密码。在编写闪存时，将此 UID 与软件加解密算法结合使用，提高代码在 Flash 内的安全性。
- 用来激活带安全机制的自举过程。

3.20 调试接口

内嵌 ARM 的 SWJ-DP 接口，可以实现串行线 SWDIO/SWCLK 调试接口。

4 电气性能指标

4.1 最大绝对额定值

最大额定值只是短时间的压力值。

注意：

- 请勿将芯片在该值或者其他任何超出该推荐值的条件下使用。
- HK32ALG31 芯片的最大额定值请参考表 4-1 至表 4-19，超出最大额定值可能导致芯片永久性的损坏。
- 长时间工作在最大额定值下可能影响芯片的可靠性。

4.1.1 极限电压特性

表 4-1 极限电压特性

符号	描述	最小值	最大值	单位
$V_{DD}-V_{SS}$	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	-0.5	6.0	V
V_{IN}	引脚上的输入电压	$V_{SS}-0.3$	$V_{DD}+4.0$	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV

4.1.2 极限电流特性

表 4-2 极限电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD}/V_{DDA} 电源线的总电流（供应电流） ⁽¹⁾	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流） ⁽¹⁾	150	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	25	
	任意 I/O 和控制引脚上的输出拉电流	-25	
$I_{INJ(PIN)}^{(2)}$	引脚上的注入电流 ⁽³⁾	± 5	
$\Sigma I_{INJ(PIN)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	± 25	

(1). 所有的电源（ V_{DD} ， V_{DDA} ）和地（ V_{SS} ）引脚必须始终连接到外部允许范围内的供电系统上。

(2). 反向注入电流会干扰器件的模拟性能。

(3). 当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流，注入电流绝对不能超过规定范围。

(4). 当几个 I/O 口同时有注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。

4.1.3 极限温度特性

表 4-3 极限温度特性

符号	描述	最小值	最大值	单位
T_{STG}	储存温度范围	-45	150	°C
T_J	最大结温度	-	105	

4.2 工作参数

4.2.1 推荐工作条件

表 4-4 推荐工作条件

符号	描述	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	56	MHz
f _{PCLK1}	内部 APB1 时钟频率	-	56	
f _{PCLK2}	内部 APB2 时钟频率	-	56	
V _{DD}	标准工作电压	2	5.5	V
V _{DDA} ⁽¹⁾	模拟工作电压	2	5.5	V
T	工作温度	-40	85	°C

(1). V_{DDA} 可以低于 V_{DD}, 例如: V_{DD}=5V, V_{DDA}=3.3V; V_{DD}=3.3V, V_{DDA}=2.5V, ADC 正常工作。

4.2.2 复位

表 4-5 上电复位特性

符号	参数	条件	最小值	典型值	最大值	单位
T _{delay}	rstn 建立时间	-	-	40		μs
V _{Threshold}	复位门限	-	-	1.75		V

4.2.3 上/下电复位特性

表 4-6 上/下电复位特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR/PDR} ⁽¹⁾	上下电复位阈值	下降沿		1.92		V
		上升沿		1.88		V
V _{PDRhyst}	PDR 滞回	-		40		mV
t _{RSTTEMPO} ⁽²⁾	复位时间	-		3		ms

(1) PDR 和 POR 仅监控 V_{DD}。

(2) 设计保证。

4.2.4 内部参考电压

表 4-7 内部参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内部参考电压	-40 ~ 85°C	-	1.2	-	V

4.2.5 工作电流特性

表 4-8 工作电流特性

模式	条件	V _{DD} =3.3V			单位
		-40°C	25°C	85°C	
运行模式 (Run)	HCLK=HSI 56MHz, FLASH_LATENCY 设置 3 个等待 周期, APB 时钟使能	5.37	5.51	5.52	mA

模式	条件	V _{DD} =3.3V			单位
		-40°C	25°C	85°C	
	HCLK=HSI 56MHz, FLASH_LATENCY 设置 3 个等待 周期,APB 时钟禁能	4.03	4.10	4.10	mA
	HCLK=HSE 8MHz, FLASH_LATENCY 设置 0 等待周 期, APB 时钟使能	1.45	1.57	1.73	mA
	HCLK=HSE 8MHz, FLASH_LATENCY 设置 0 等待周 期, APB 时钟禁能	1.26	1.37	1.52	mA
睡眠模式 (Sleep)	HCLK= HSI 56MHz	3.18	3.28	3.39	mA
	APB 时钟使能				
	HCLK= HSI 56MHz	1.83	1.88	1.96	mA
	APB 时钟禁能				
	HCLK=HSE 8MHz	0.78	0.88	1.03	mA
	APB 时钟使能				
	HCLK=HSE 8MHz	0.59	0.69	0.83	mA
	APB 时钟禁能				
停机模式 (Stop)	LDO 全速工作状态	103	104	124	μA
	HSE 关闭				
	LDO 低功耗状态	5.83	7.23	27	μA
	HSE 关闭				

4.2.6 外部快速 (HSE) 时钟特性

表 4-10 HSE 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器时钟频率	-	4	8	24	MHz
R _F ⁽¹⁾	反馈电阻	-	-	2	-	MΩ
T _{SU (HSE)} ⁽²⁾	振荡器启动时间	V _{SS} ≤ V _{IN} ≤ V _{DD}	-	2	-	ms
C	推荐负载容抗减去晶振 (R _S) 的等效串联电容	-	-	10	-	pF
I _{DD (HSE)}	HSE 振荡器功耗	正常工作: V _{DD} =5V, CL=10pF	-	140	-	μA

(1) 设计保证;

(2) T_{SU (HSE)} 指从 HSE 启动到输出稳定频率信号的时间。

芯片集成了一个 HSE 负反馈晶体振荡电路, 芯片外的起振推荐电路如下图:




图 4-1 HSE 负反馈晶体振荡电路

HK32L08x 也支持通过 OSC_IN 直接输入一个时钟信号，时钟信号要求如下。

表 4-11 外部时钟输入特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟源频率	-	-	-	32	MHz
$DuCy_{(HSE)}^{(1)}$	占空比	-	45	-	55	%

(1) 设计保证。

4.2.7 内部快速（HSI）时钟特性

表 4-9 HSI 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	时钟频率	-	-	56	-	MHz
$DuCy_{(HSI)}$	占空比	-	45	-	55	%
ACC_{HSI}	振荡器精度	RCC_CR 寄存器校准后		-	-	1
		$T_A = -40 \sim 85\text{ }^{\circ}\text{C}$		-1.5	-	2.2
		$T_A = 0 \sim 70\text{ }^{\circ}\text{C}$		-1.3	-	2
		$T_A = 25\text{ }^{\circ}\text{C}$		-1.1	-	1.8
$T_{su(HSI)}$	振荡器启动时间	$V_{SS} \leq V_{IN} \leq V_{DD}$	1	-	2	us
$I_{DD(HSI)}$	振荡器功耗	-	-	80	100	μA

4.2.8 Flash 存储器特性

表 4-10 Flash 存储器特性

符号	参数	最小值	典型值 ⁽¹⁾	最大值	单位
T_{PROG}	半字写入时间	-	25	-	μs
	字写入时间	-	33	-	μs
T_{ERASE}	半页擦除时间	-	9.2	-	ms
	页擦除时间	-	4.6	-	ms
	整片擦除时间	-	38	-	ms
I_{DDPROG}	半字节写入电流	-	-	5	mA
$I_{DDERASE}$	页/片擦除电流	-	-	2	mA
I_{DDREAD}	读电流@24MHz	-	2	3	mA
	读电流@1MHz	-	0.25	0.4	mA

符号	参数	最小值	典型值 ⁽¹⁾	最大值	单位
V _{IL}	输入低电压	-	-	0.1V _{DD}	V
V _{IH}	输入高电压	0.9V _{DD}	-	-	V
V _{OL}	输出低电压	-	-	0.1V _{DD}	V
V _{OH}	输出高电压	0.9V _{DD}	-	-	V
N _{END}	擦写寿命	1	-	-	千次
t _{RET}	数据保存时间	20	-	-	年

(1) 典型值是在 1.5V TT 工艺和温度 25℃的条件下测得。

4.2.9 IO 输入引脚特性

表 4-11 IO 输入引脚直流特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IH}	输入高电平	V _{DD} >2V	0.42*(V _{DD} -2V) + 1V	-	5.5	V
		V _{DD} ≤2V			5.2	
V _{IL}	输入低电平	-	-0.3	-	0.32*(V _{DD} -2V)+0.75V	V
V _{hys}	施密特触发器电压迟滞	-	5%V _{DD}	-	-	mV
I _{lk}	输入漏电流	V _{IN} =5V	-	-	3	μA
R _{PU}	弱上拉等效电阻	V _{IN} =V _{SS}	30	40	50	KΩ
R _{PD}	弱下拉等效电阻	V _{IN} =V _{DD}	30	40	50	KΩ
C _{IO}	I/O 引脚电容	-	--	5	-	pF

4.2.10 IO 输出引脚特性

表 4-12 IO 引脚输出交流特性

模式 OSPEEDy[1:0]	符号	参数	条件	最小值	典型值	最大值
10	f _{max(IO)out}	最高输出频率	C _L =50pF, V _{DD} =2~5.5V	-	2	MHz
	t _{f(IO)out}	输出高到低电平的下降时间		-	125	ns
	t _{r(IO)out}	输出低到高电平的上升时间		-	125	
01	f _{max(IO)out}	最高输出频率	C _L =50pF, V _{DD} =2~5.5V	-	10	MHz
	t _{f(IO)out}	输出高到低电平的下降时间		-	25	ns
	t _{r(IO)out}	输出低到高电平的上升时间		-	25	
11	f _{max(IO)out}	最高输出频率	C _L =30pF, V _{DD} =2.7~5.5V	-	50	MHz
			C _L =50pF, V _{DD} =2.7~5.5V	-	30	
			C _L =50pF, V _{DD} =2~2.7V	-	20	
	t _{f(IO)out}	输出高到低电平的下降时间	C _L =30pF, V _{DD} =2.7~5.5V	-	5	ns
			C _L =50pF, V _{DD} =2.7~5.5V	-	8	
			C _L =50pF, V _{DD} =2~2.7V	-	12	
	t _{r(IO)out}	输出低到高电平的上升	C _L =30pF, V _{DD} =2.7~5.5V	-	5	ns

	时间	$C_L=50\text{pF}$, $V_{DD}=2.7\sim 5.5\text{V}$	-	8	
		$C_L=50\text{pF}$, $V_{DD}=2\sim 2.7\text{V}$	-	12	

4.2.11 NRST 复位管脚特性

NRST 管脚内部集成了一个上拉电阻，外围应用电路可以不接任何电路，也可以外接 RC 电路。

表 4-13 NRST 引脚输入特性

符号	参数	最小值	最大值	单位
T_{Noise}	低电平被忽略	-	80	ns

4.2.12 TIM 计数器特性

表 4-14 TIM 引脚输入特性⁽¹⁾

符号	条件	最小值	最大值	单位
$T_{\text{res(TIM)}}$	定时器分辨率时间	1	-	T_{TIMxCLK}
F_{EXT}	CH1 至 CH4 的定时器外部时钟频率	0	$F_{\text{TIMxCLK}}/2$	MHz
RES_{TIM}	定时器分辨率	-	16	位
T_{counter}	当选择了内部时钟时，16 位计数器时钟周期	1	65536	T_{TIMxCLK}
$T_{\text{MAX_COUNT}}$	最大可能的计数	-	65536x65536	T_{TIMxCLK}

(1). 设计保证， $f_{\text{TIMxCLK}} = 72\text{MHz}$ 。

4.2.13 ADC 特性

表 4-15 ADC 特性

项目	描述	条件	最小值	典型值	最大值	单位
V_{DDA}	ADC 开启时的模拟电源电压	-	2.0	3.3	5.5	V
V_{REFP}	正参考电压	-	2.0	-	V_{DDA}	V
V_{REFN}	负参考电压	-	0	0	0.1	V
t_{ADC}	ADC 时钟周期	-	-	71.4	-	ns
$f_{\text{S}}^{(2)}$	采样频率	$f_{\text{ADC}} = 14\text{ MHz}$	0.05	-	1	MHz
$f_{\text{TRIG}}^{(2)}$	外部触发频率	$f_{\text{ADC}} = 14\text{ MHz}$	-	-	823	kHz
			-	-	17	Cycles
V_{AIN}	转换电压范围	-	0	-	V_{DDA}	V
$R_{\text{AIN}}^{(2)}$	外部输入阻抗	具体请参考表 4-16				kΩ
$R_{\text{ADC}}^{(1)}$	采样开关电阻	-	-	-	1	kΩ
$C_{\text{ADC}}^{(1)}$	采样保持电容	-	-	-	5	pF
$t_{\text{CAL}}^{(2)}$	ADC 校验时间	$f_{\text{ADC}} = 14\text{ MHz}$	5.9	-	-	μs
			83	-	-	Cycles
$\text{Jitter}_{\text{ADC}}$	ADC 触发转换抖动	$f_{\text{ADC}} = f_{\text{HSI14}}$	-	1	-	Cycles
$t_{\text{S}}^{(1)}$	采样时间	$f_{\text{ADC}} = 14\text{ MHz}$	1.5	-	239.5	Cycles
$t_{\text{CONV}}^{(1)}$	总转换时间（包括采样时间）	$f_{\text{ADC}} = 14\text{ MHz}$ 12 位分辨率	1	-	18	μs
		12 位分辨率	14	-	252	Cycles

- (1) 设计保证。
- (2) 指定值仅包括 ADC 定时。它不包括寄存器访问的延迟。

最大的输入阻抗 R_{AIN} 的计算公式需满足：

$$R_{AIN} < \frac{Ts}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

其中，N（分辨率）取值为 12。

允许误差低于 1/4LSB（Least Significant Bit, LSB）。

表 4-16 输入阻抗最大值（ $f_{ADC} = 14 \text{ MHz}$ ）

采样周期 (Cycles)	采样时间 t_s (μs)	输入阻抗最大值 (k Ω)
1.5	0.11	1.21
7.5	0.54	10.04
13.5	0.96	18.87
28.5	2.04	40.96
41.5	2.96	60.09
55.5	3.96	80.70
71.5	5.11	104.26
239.5	17.11	351.58

表 4-17 ADC 精度

符号	参数	描述	测试条件	典型值	最大值	单位
ET	总不可调整误差 ⁽¹⁾	实际传递曲线与理想传递曲线之间的最大偏差	$V_{DD}=V_{DDA}=3.3V$, $f_{ADC} = 14 \text{ MHz}$, ADC 校准后测试	-	3	LSB
EO	偏移误差 ⁽²⁾	第一次实际转换与第一次理想转换之间的偏差		-	2	
EG	增益误差 ⁽³⁾	-		-	1	
ED	差分线性误差 ⁽⁴⁾	-		-	1	
EL	积分线性误差 ⁽⁵⁾	-		-	1	

- (1). 总不可调整误差：实际传递曲线与理想传递曲线之间的最大偏差。
- (2). 偏移误差：第一次实际转换与第一次理想转换之间的偏差。
- (3). 增益误差：上一次理想转变与上一次实际转变之间的偏差。
- (4). 微分线性误差：实际步距与理想步距之间的最大偏差。
- (5). 积分线性误差：任何实际过渡与终点相关线之间的最大偏差。

说明：

- ADC 直流精度值在内部校准后测量。
- ADC 精度与负注入电流：应避免在任何标准（非鲁棒）模拟输入引脚上注入负电流，因为这会显著降低在另一个模拟输入引脚上执行转换的精度。建议在可能注入负电流的标准模拟引脚上加一个肖特基二极管（引脚对地）。
- 在有限的 V_{DDA} 、频率和温度范围内可以获得更好的 ADC 性能。
- 数据基于表征结果，未在生产中测试。




图 4-2 ADC 精度特征

说明：EO、ET、EG、EL、ED 所表示的参数描述，请参见图 4-3。




图 4-3 ADC 的典型连接图

- R_{ADC} 和 C_{ADC} 值的 ADC 特征见 表 4-15。
- 寄生电容（取决于焊接和 PCB 布局质量）加上 pad 电容（大约 7 pF）。切向值过高会降低转换精度。为了弥补这一点，应尽量减少。

ADC 采样的 PCB 设计推荐：电源去耦应按供电方案进行。为了保证 ADC 转换精度，10 nF 电容器推荐使用陶瓷电容，并尽可能靠近芯片放置。

4.2.14 DAC 特性

表 4-18 DAC 特性

项目	描述	条件	最小值	典型值	最大值	单位
V_{DDA}	DAC 开启时的模拟电源电压	-	2.0	5	5.5	V
INL	积分非线性	$V_{DDA} = 5V$	-2	-	2	LSB
DNL	微分非线性	$V_{DDA} = 5V$	-2	-	2	LSB
Offset	偏移误差	$V_{DDA} = 5V$	-10	-	10	LSB

项目	描述	条件	最小值	典型值	最大值	单位
Gain error	增益误差	12-bit 时	-	-	4	LSB
Ro	输出阻抗	DAC buffer 关闭	-	7		kΩ
C _{LOAD} ⁽¹⁾	电容负载	DAC buffer 关闭	-	-	50	pF
t _{START} ⁽¹⁾	开启时间	C _{LOAD} = 50 pF R _{LOAD} = 10kΩ	-	-	1	us
t _{DISABLE} ⁽¹⁾	关闭时间	C _{LOAD} = 50 pF R _{LOAD} = 10 kΩ	-	-	0.4	us
I _{OUT} ⁽¹⁾	输出电流	DAC buffer 开启	-	-	2	mA
I _{WORK} ⁽¹⁾	工作电流	DAC buffer 关闭	-	1000	-	μA
		DAC buffer 开启	-	1500	-	
I _{LEAKAGE} ⁽¹⁾	泄漏电流	DAC buffer 关闭	-	30	-	nA

(1) 设计保证。

4.2.15 温度传感器特性

表 4-19 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
TL	温度传感器线性误差	-	-	-	±2	℃
V ₂₀	输出电压	20℃	1.34	1.43	1.52	V
Avg_Slope	温度传感器斜率	-	-	3.92	-	mV/℃

5 引脚定义

HK32ALG31 定义了 QFN32、QFN28 和 QFN24 三种封装，各封装的引脚定义如下。

5.1 QFN32 封装




图 5-4 QFN32 封装引脚排列

5.2 QFN28 封装




图 5-3 QFN28 封装引脚排列

5.3 QFN24 封装




图 5-3 QFN24 封装引脚排列

5.4 各封装的引脚定义

表 5-1 HK32ALG31 各封装的引脚定义

引脚编号			引脚名称 (复位后默认功能)	是否支持 5V 耐受	引脚 类型 (1)	引脚功能	
QFN32	QFN28	QFN24				复用功能	附加功能
1	-	-	VDD	-	S	主电源输入	
2	2	2	PF0	-	IO	-	OSC_X0 HSE_CK1 EXTIN0
3	3	3	PF1	-	IO	-	OSC_X1 EXTIN1
4	4	4	NRST	-	I	-	NRST
5	5	5	VDDA	-	S	模拟电源输入	
6	6	6	PA0	-	IO	USART1_CTS TIM1_BKIN I2C_SDA CLU0_O CLU1_O CLU2_O CLU3_O	AIN0 CKI_4 EXTIN0
7	7	7	PA1	-	IO	USART1_RTS TIM1_CH1N	AIN1 EXTIN1

引脚编号			引脚名称 (复位后默认功能)	是否支持 5V 耐受	引脚 类型 (1)	引脚功能	
QFN32	QFN28	QFN24				复用功能	附加功能
						I2C_SCL CLU0_O CLU1_O CLU2_O CLU3_O	
8	8	8	PA2	-	IO	TIM1_CH2N CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN2
9	9	9	PA3	-	IO	TIM1_CH1 CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN3
10	10	10	PA4	-	IO	USART1_CK TIM1_CH2 CLU0_O CLU1_O CLU2_O CLU3_O	AIN3 CKI_1 EXTIN4
11	11	11	PA5	-	IO	USART1_TX TIM1_ETR CLU0_O CLU1_O CLU2_O CLU3_O	AIN4 DAC2_O EXTIN5
12	12	-	PA6	-	IO	-	EXTIN6
13	13	-	PA7	-	IO	MCO	EXTIN7
14	14	-	PB0	-	IO		EXTIN0
15	15	-	PB1	-	IO		EXTIN1
16	16	12	PB2	-	IO	USART1_RX	DAC1_O EXTIN2
17	17	13	VDD	-	S		
18	18	14	PA8	-	IO	MCO USART1_CK I2C_SMBA CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN8
19	19	15	PA9	-	IO	USART1_TX I2C_SCL CLU0_O CLU1_O CLU2_O	EXTIN9

引脚编号			引脚名称 (复位后默认功能)	是否支持 5V 耐受	引脚 类型 (1)	引脚功能	
QFN32	QFN28	QFN24				复用功能	附加功能
						CLU3_O	
20	20	16	PA10	-	IO	USART1_RX I2C_SDA CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN10
21	-	-	PA11	-	IO	-	EXTIN11
22	-	-	PA12	-	IO	-	EXTIN12
23	21	17	SWDIO	-	IO	PA13 USART1_CTS TIM1_CH3N CLU0_O CLU1_O CLU2_O CLU3_O	AIN5 CKI_2 EXTIN13
24	22	18	SWCLK	-	IO	PA14 USART1_RTS TIM1_CH3 CLU0_O CLU1_O CLU2_O CLU3_O	AIN6 EXTIN14
25	23	19	PA15	-	IO	TIM1_CH4 CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN15
26	24	20	PB3	-	IO	CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN3
27	25	21	PB4	-	IO	USART1_TX CLU0_O CLU1_O CLU2_O CLU3_O	AIN7 EXTIN4
28	26	22	PB5	-	IO	USART1_RX I2C_SMBA CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN5
29	27	23	PB6	-	IO	I2C_SCL CLU0_O CLU1_O	EXTIN6

引脚编号			引脚名称 (复位后默认功能)	是否支持 5V 耐受	引脚 类型 (1)	引脚功能	
QFN32	QFN28	QFN24				复用功能	附加功能
						CLU2_O CLU3_O	
30	28	24	PB7	-	IO	I2C_SDA CLU0_O CLU1_O CLU2_O CLU3_O	EXTIN7
31	-	-	PB8	-	IO	-	EXTIN8
32	1	1	PB9	-	IO	I2C_SMBA CLU0_O CLU1_O CLU2_O CLU3_O	AIN2 EXTIN9
			PAD	-	S	地	

(1). I 表示输入，O 表示输出，I/O 表示输入/输出，S 表示电源供电。

说明:

除非特别说明，否则复位期间和复位后，所有 I/O 都设为模拟模式。

引脚复用功能，请参考“5.5 引脚复用（AF）功能表”。

5.5 引脚复用（AF）功能表

表 5-2 PA 引脚复用功能表

引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0	I2C_SDA	USART1_CTS	TIM1_BKIN	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA1	I2C_SCL	USART1_RTS	TIM1_CH1N	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA2	-	-	TIM1_CH2N	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA3	-	-	TIM1_CH1	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA4	-	USART1_CK	TIM1_CH2	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA5	-	USART1_TX	TIM1_ETR	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA6	-	-	-	-	-	-	-	-
PA7	-	-	MCO	-	-	-	-	-
PA8	I2C_SMBA	USART1_CK	MCO	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA9	I2C_SCL	USART1_TX	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA10	I2C_SDA	USART1_RX	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA11	-	-	-	-	-	-	-	-
PA12	-	-	-	-	-	-	-	-
PA13	SWDIO	USART1_CTS	TIM1_CH3N	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA14	SWCLK	USART1_RTS	TIM1_CH3	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PA15	-	-	TIM1_CH4	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT

表 5-3 PB 引脚复用功能表

引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB0	-	-	-	-	-	-	-	-
PB1	-	-	-	-	-	-	-	-
PB2	-	USART1_TX	-	-	-	-	-	-
PB3	-	-	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PB4	-	USART1_TX	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PB5	I2C_SMBA	USART1_RX	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PB6	I2C_SCL	-	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PB7	I2C_SDA	-	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT
PB8	-	-	-	-	-	-	-	-
PB9	I2C_SMBA	-	-	-	CLU0_OUT	CLU1_OUT	CLU2_OUT	CLU3_OUT

表 5-4 PF 引脚复用功能表

引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PF0	-	-	-	-	-	-	-	-
PF1	-	-	-	-	-	-	-	-

6 封装参数

6.1 QFN32 封装

QFN32 为 4mm x 4mm x 0.75mm，0.4mm 间距的封装。




图 6-1 QFN32 封装尺寸

表 6-1 QFN32 封装尺寸参数

符号	单位: mm		
	最小值	典型值	最大值
A	0.7	0.75	0.8
A1	0	0.02	0.05
A2	-	0.55	-
A3	0.203 REF ⁽¹⁾		
b	0.15	0.2	0.25
D	4 BSC ⁽²⁾		
E	4 BSC		
e	0.4 BSC		
D2	2.7	2.8	2.9

符号	单位: mm		
	最小值	典型值	最大值
E2	2.7	2.8	2.9
L	0.2	0.3	0.4
K	0.3 REF		
aaa	0.1		
ccc	0.1		
eee	0.08		
bbb	0.07		
fff	0.1		

- (1). REF: Reference, 表示参考值。
- (2). BSC: Basic spacing between centers, 即中心基本距离。

6.2 QNF28 封装

QNF28 为 4mm x 4mm x 0.75mm, 0.4mm 间距的封装。




图 6-2 QNF28 封装尺寸图

表 6-2 QNF28 封装尺寸参数

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A	0.7	0.75	0.8
A1	0	0.02	0.05
A2	-	0.55	-

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A3	0.203REF ⁽¹⁾		
b	0.15	0.20	0.25
D	4BSC ⁽²⁾		
E	4BSC		
e	0.4BSC		
D2	2.7	2.8	2.9
E2	2.7	2.8	2.9
L	0.3	0.35	0.4
K	0.25REF		
aaa	0.1		
ccc	0.1		
eee	0.08		
bbb	0.1		
fff	0.1		

(3). REF: Reference, 表示参考值。

(4). BSC: Basic spacing between centers, 即中心基本距离。

6.3 QFN24 封装

QFN24 为 3mm x 3mm x 0.55mm, 0.35mm 间距的封装。




图 6-3 QFN24 封装尺寸图

表 6-3 QFN24 封装尺寸参数

符号	单位: mm		
	最小值	典型值	最大值
A	0.5	0.55	0.6
A1	0	0.02	0.05
A2	-	0.4	-
A3	0.152 REF ⁽¹⁾		
b	0.12	0.17	0.22
D	3 BSC ⁽²⁾		
E	3 BSC		
e	0.35 BSC		
D2	1.8	1.9	2
E2	1.8	1.9	2
L	0.2	0.3	0.4
K	0.25 REF		
aaa	0.1		
ccc	0.1		
eee	0.08		

符号	单位: mm		
	最小值	典型值	最大值
bbb	0.07		
fff	0.1		

(1). REF: Reference, 表示参考值。

(2). BSC: Basic spacing between centers, 即中心基本距离。

7 订货信息

表 7-1 产品订货包装

封装	具体型号	包装
QFN32	HK32ALG31K8U6	编带或 Tray 盘
QFN28	HK32ALG31G8U6	编带或 Tray 盘
QFN24	HK32ALG31E8U6	编带或 Tray 盘

8 缩略语与术语

缩写	全称	中文描述
ADC	Analog-to-digital converter	模拟数字转换器
AES	Advanced Encryption Standard	高级加密标准
AHB	Advanced High-Performance Bus	高级高性能总线
APB	Advanced Peripheral Bus	外围总线
AWD	Analog watchdog timer	模拟看门狗定时器
CLU	Configurable logic units	可编程逻辑单元
DAC	Digital-to-analog converter	数字模拟转换器
EXTI	Extended Interrupts and Events Controller	中断和事件控制器
FM	Fast Mode	快速模式
GPIO	General Purpose Input Output	通用输入输出
HSE	High-Speed External (Clock Signal)	高速外部 (时钟信号)
HSI	High-Speed Internal (Clock Signal)	高速内部 (时钟信号)
I2C	Inter-Integrated Circuit	I2C 总线
IAP	In-Application Programming	在线应用编程
ICP	In Circuit Programing	在电路编程
LSB	Least Significant Bit	最低有效位 (即小端模式)
LSI	Low-Speed Internal (Clock Signal)	内部低速 (时钟信号)
LVD	Low Voltage Detect	低电压检测
MCU	Microcontroller Unit	微控制单元
MSB	Most Significant Bit	最高有效位
MSPS	Million Samples Per Second	每秒百万次采样
NVIC	Nested Vectored Interrupt Controller	嵌套矢量中断控制器
OBL	Option Byte Loader	选项字节装载器
PDR	Power-down reset	掉电复位
POR	Power-on reset	上电复位
PWM	Pulse Width Modulation	脉宽调制
RCC	Reset and Clock Control	复位时钟控制
RISC	Reduced Instruction Set Computing	精简指令集计算机

缩写	全称	中文描述
SRAM	Static Random-Access Memory	静态随机存取存储器
SWD	Serial Wire Debug	内核集成的调试口，它是基于 SWD 协议的 2 线调试接口。
UID	Unique Identification	唯一识别号
USART	Universal Synchronous Asynchronous Receiver Transmitter	通用同步/异步收发器
WWDG	Window Watchdog	窗口看门狗

9 重要提示



航顺芯片和其他航顺商标均为深圳市航顺芯片技术研发有限公司的商标。本文档提及的其他商标或注册商标，由各自的所有人持有。

在未经深圳市航顺芯片技术研发有限公司同意下，不得以任何形式或途径修改本公司产品规格和数据表中的任何部分以及子部份。深圳市航顺芯片技术研发有限公司在以下方面保留权利：修改数据单和/或产品、停产任一产品或者终止服务不做通知；建议顾客获取最新版本的相关信息，在下定订单前进行核实以确保信息的及时性和完整性。所有的产品都依据订单确认时所提供的销售合同条款出售，条款内容包括保修范围、知识产权和责任范围。

深圳市航顺芯片技术研发有限公司保证在销售期间，产品的性能按照本公司的标准保修。公司认为有必要维持此项保修，会使用测试和其他质量控制技术。除了政府强制规定外，其他仪器的测量表没有 ([/p><div data-bbox="97 369 897 426" data-label="Text"><p>顾客认可本公司的产品的设计、生产的目的是不涉及与生命保障相关或者用于其他危险的活动或者环境的其他系统或产品中。出现故障的产品会导致人身伤亡、财产或环境的损伤（统称高危活动）。人为在高危活动中使用本公司产品，本公司据此不作保修，并且不对顾客或者第三方负有责任。</p></div><div data-bbox="97 442 897 519" data-label="Text"><p>深圳市航顺芯片技术研发有限公司将会提供与现在一样的技术支持、帮助、建议和信息，（全部包括关于购买的电路板或其他应用程序的设计，开发或调试）。特此声明，对于所有的技术支持、可销性或针对特定用途，及在支持技术无误下，电路板和其他应用程序可以操作或运行的，本公司将不作任何有关此类支持技术的担保，并对您在使用这项支持服务不负任何法律责任。</p></div><div data-bbox="133 535 573 551" data-label="Text"><p>所有版权©深圳市航顺芯片技术研发有限公司 2015-2022</p></div><div data-bbox="588 754 897 772" data-label="Text"><p>深圳市航顺芯片技术研发有限公司</p></div><div data-bbox="689 785 897 800" data-label="Text"><p>联系电话：0755-83247667</p></div><div data-bbox="706 813 897 829" data-label="Text"><p>网址：www.hsxp-hk.com</p></div><div data-bbox="101 949 441 964" data-label="Page-Footer"><p>版权所有©2022 深圳市航顺芯片技术研发有限公司</p></div><div data-bbox="871 950 896 963" data-label="Page-Footer"><p>39</p></div>

深圳市航顺芯片技术研发有限公司

联系电话：0755-83247667

网址：www.hsxp-hk.com